人工智能芯片
面向 CNN、SNN 和新型本地学习算法的高效硬件架构，关注计算密度、存储访问、数据复用和低功耗设计。
Lin's Digital Lab
Build intelligencefrom algorithmsto silicon
记录 AI 芯片、RISC-V、FPGA 与数字集成电路设计实践。
About
从算法模型到数字硅片实现的长期笔记。
电子科技大学集成电路专业博士研究生，研究方向包括人工智能算法、人工智能芯片、数字集成电路设计以及软硬件协同优化。关注 ASIC、FPGA、RISC-V、神经网络加速器和 EDA 设计流程。
Research axisAI chip / RISC-V / FPGA
Design flowModel / RTL / timing / PPA
Knowledge base5 recent notes
ASICFPGARISC-VSNNCNNEDAVerilogDataflow
研究方向
围绕算法、架构、RTL 与实现流程建立可复用的芯片设计知识库。
数字集成电路设计
从算法建模、定点化、RTL 实现、功能验证到逻辑综合和时序分析，构建完整的 ASIC 设计闭环。
FPGA 与软硬件协同
研究 FPGA 上的神经网络加速、流式计算架构以及 PS-PL 协同设计。
RISC-V 与专用处理器
关注 RISC-V 处理器、矩阵扩展、向量计算和领域专用协处理器设计。
精选项目
阶段性设计原型和工程实践。
FPGAResearch Prototype
FPGA 图像超分辨率加速器
面向图像超分辨率网络的 FPGA 数据流加速原型，重点记录带宽、缓存和流水线设计问题。
查看详情ProcessorIn Progress
RISC-V 矩阵处理器
基于 RISC-V 的矩阵计算扩展原型，关注指令接口、矩阵寄存器和乘加阵列组织方式。
查看详情ASICResearch Prototype
面向本地学习的 CNN ASIC 加速器
面向本地学习算法的 CNN ASIC 架构探索，关注数据复用、片上存储和可综合 RTL 闭环。
查看详情ASICResearch Prototype
超低功耗 ECG SNN 加速器
面向 ECG 信号处理的 SNN 加速器原型记录，重点关注事件驱动计算和低功耗数字设计。
查看详情近期文章
按时间整理集成电路、FPGA、RISC-V 和工程环境相关笔记。
EDA 工具链
AI Coding 如何重构 ASIC 前端设计与验证：网页版演示文稿
一份关于 AI Agent、RTL 生成、验证闭环、EDA 工具反馈和 ASIC 前端工程交付的交互式网页演示。
GPU 架构学习
第二十七课：GPU 架构学习总结与统一分析框架
最后一课将把前面所有内容压缩成一套统一分析框架，并给出面向 GPU 架构与 RTL 设计的后续实践路线。
GPU 架构学习
第二十六课：如何从零设计一个简化的 SIMT GPU
这一课从 RTL 设计角度搭建一颗最小可运行的 SIMT GPU。重点是模块边界、状态机和实现顺序，而不是一开始复制完整商用 GPU。
GPU 架构学习
第二十五课：稀疏计算、不规则访存，以及 GPU 不擅长什么
这一课是倒数第三课，重点解释“计算量更少”为什么不一定更快，以及不规则访存、原子冲突和负载不均衡为何会削弱 GPU 优势。
GPU 架构学习
第二十四课：Transformer 中的 MLP、GEMM 与算子融合
这一课讲 Transformer 中计算量最大的 MLP 模块，以及 GEMM Epilogue、GELU/SiLU/SwiGLU 融合和张量并行的数据流。
技术栈
偏向科研原型、RTL 实现、验证和工程化复现的工具组合。
Algorithm
Architecture
RTL & Verification
FPGA
ASIC
Engineering
当前关注
面向新型本地学习算法的硬件架构
低功耗脉冲神经网络处理器
RISC-V 矩阵与向量计算扩展
AI 加速器中的存储与数据流优化
Contact